Amplificador Diferencial - Laboratório

...

[pic 14]

[pic 15]

[pic 16]

ANÁLISE DA CMRR

Analisamos também o ganho de modo comum do circuito para estudar a CMRR do circuito. Como temos Ad = 31,94 dB, encontramos o ganho de modo comum Acm realizando uma análise AC no ponto de polarização das entradas diferenciais, conforme vemos na figura 04 a seguir:

[pic 17]

Pelo gráfico, em 15 MHz, então:[pic 18]

[pic 19]

Valor que atende às especificações.

[pic 20]

Figura 04. Análise do ganho de modo comum

LAYOUT

Após realizarmos as simulações e verificarmos que as especificações atendem aos requisitos da simulação partimos para o desenho do layout do circuito. Para isso, utilizamos a ferramenta de CAD IC Station e outras ferramentas para verificação do layout como o DRC, que confere se todas as normas do fabricante foram atendidas; o LVS, que avalia se o circuito desenhado corresponde ao circuito descrito na simulação; e o PEX, que varre o layout e aponta os parasitas que podem ser gerados não intencionalmente. A figura 05 abaixo mostra o layout desenhado para o circuito.

Após desenharmos o layout e executarmos as ferramentas citadas, temos um arquivo netlist que contém todas as informações necessárias para a verificação do layout construído, para que assim possamos realizar novamente as simulações mas com um circuito mais próximo do real.

[pic 21]

Figura 05. Layout

ANÁLISE DC – PÓS-LAYOUT

Conforme esperado, não houve grandes modificações no valor do ganho após o layout, fato que pode ser constatado na figura 06 abaixo.

[pic 22]

Figura 06. Análise DC pós-layout

ANÁLISE FREQUENCIAL – PÓS-LAYOUT

Finalmente, pela figura 07, observamos que o ganho estático encontrado como resultado da simulação do layout respeita os requisitos, estando acima de 30 dB.[pic 23]

Entretanto, quando analisamos a frequência de corte do circuito do layout vemos que houve uma queda considerável, conforme esperávamos. Isso mostra a influência dos parasitas na construção física do circuito variando bastante os parâmetros projetados. Mas, mesmo com esta queda, verificamos que a nova frequência de corte, de aproximadamente 60 MHz, ainda atende o requisito estabelecido.

[pic 24]

Figura 07. Análise frequencial pós-layout

ANÁLISE DA CMRR – PÓS-LAYOUT

Repetimos a análise feita anteriormente para encontrar o CMRR. Como o ganho diferencial foi de aproximadamente para uma frequência de 15 MHz e obtivemos também para 15 MHz de acordo com a figura 08, tem-se que:[pic 25][pic 26]

[pic 27]

Assim, acima do especificado.

[pic 28]

Figura 08. Análise do ganho de modo comum pós-layout

ANÁLISE DE POLOS E ZEROS

Por meio da análise de polos e zeros do circuito em conjunto com sua análise AC pode-se chegar a uma função de transferência cujo comportamento no domínio da frequência é equivalente ao do sistema implementado. A figura 09 mostra os polos e zeros encontrados.

[pic 29]

Figura 09. Função de transferência reduzida

CONCLUSÕES

O circuito apresentou uma queda significativa na frequência de corte, porém os ganhos não sofreram grandes alterações.

Para o cálculo do consumo nos baseamos na corrente que flui entre os potenciais da fonte de alimentação, assim podemos verificar a corrente que passa no transistor MN5 conforme relatório gerado pela simulação .OP (arquivo testbench.chi).

[pic 30]

[pic 31]

E a excursão, que indica a tensão máxima na saída do circuito:

[pic 32]

Mas:

[pic 33]

[pic 34]

[pic 35]